

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-343922

(43)Date of publication of application : 14.12.2001

(51)Int.Cl.

G09G 3/20  
G02F 1/133  
G09G 3/36  
H04N 5/66

(21)Application number : 2001-038377

(71)Applicant : SHARP CORP

(22)Date of filing : 15.02.2001

(72)Inventor : WASHIO HAJIME  
YOSHIDA SHIGETO  
YONEDA YUTAKA

(30)Priority

Priority number : 2000093480

Priority date : 30.03.2000


Priority country : JP

## (54) IMAGE DISPLAY DEVICE AND ITS DRIVING METHOD

(57)Abstract:

**PROBLEM TO BE SOLVED:** To realize a non-matched image display mode displaying a video image whose aspect ratio is not matched to the aspect ratio of a screen of a display device without lowering image quality and also to reduce power consumption in an image display device in which a preliminary charged potential stabilizing circuit consisting of passive elements is used as a preliminary charged potential stabilizing means in front of a preliminary charging circuit and also to reduce power consumption.

**SOLUTION:** In this display device, a preliminary charged potential stabilizing circuit consisting of passive elements is used as the preliminary charged potential stabilizing means and one part of the display part of the device is set as the non-display area of the video data where the video data are not displayed at the time of the non-matched image display mode and at the time of performing display with fixed luminance by the preliminary charged potential inputted from a preliminary charging circuit in the non-display area of the video data, a scanning signal is stopped for a fixed period.



BEST AVAILABLE COPY

## LEGAL STATUS

[Date of request for examination]

07.02.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or  
application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2001-343922  
(P2001-343922A)

(43) 公開日 平成13年12月14日 (2001. 12. 14)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テマコード <sup>*</sup> (参考)
G 0 9 G 3/20	6 2 2 6 1 1 6 2 4 6 5 0	G 0 9 G 3/20	6 2 2 Q 2 H 0 9 3 6 1 1 A 5 C 0 0 6 6 2 4 5 C 0 5 8 6 5 0 G 5 C 0 8 0
G 0 2 F 1/133	5 5 0	G 0 2 F 1/133	5 5 0
審査請求 未請求 請求項の数11 O L (全 16 頁) 最終頁に続く			

(21) 出願番号 特願2001-38377(P2001-38377)  
(22) 出願日 平成13年2月15日 (2001. 2. 15)  
(31) 優先権主張番号 特願2000-93480(P2000-93480)  
(32) 優先日 平成12年3月30日 (2000. 3. 30)  
(33) 優先権主張国 日本 (J P)

(71) 出願人 000005049  
シャープ株式会社  
大阪府大阪市阿倍野区長池町22番22号  
(72) 発明者 鷺尾 一  
大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内  
(72) 発明者 吉田 茂人  
大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内  
(74) 代理人 100062144  
介理士 青山 稔 (外1名)


最終頁に続く

(54) 【発明の名称】 画像表示装置およびその駆動方法

(57) 【要約】

【課題】 予備充電回路の前に、予備充電電位安定手段として受動素子からなる予備充電電位安定回路を用いた画像表示装置において、画質の低下をきたすことなく表示装置の画面のアスペクト比と整合しないアスペクト比の映像画像を表示させる非整合画像表示モードを実現し、かつ、消費電力の低減化を図ること。

【解決手段】 予備充電電位安定手段として受動素子からなる予備充電電位安定回路を用い、前記表示部の一部を、非整合画像表示モード時に映像データを表示しない映像データ非表示エリアとして設定し、当該映像データ非表示エリアに予備充電回路から入力された予備充電電位によって一定輝度で表示を行うに際して、一定期間、走査信号を停止させる。



(2)

1

## 【特許請求の範囲】

【請求項1】 マトリクス状に配置された複数の画素と、前記画素の各列に配置された複数のデータ信号線および前記画素の各行に対応して配置された複数の走査信号線を有し、各走査信号線から供給される走査信号に対応して各データ信号線から各画素に映像信号を供給することにより画像を表示する表示部と、所定のタイミング信号に同期して前記複数のデータ信号線に映像信号を出力するデータ信号線駆動回路と、走査開始信号、走査タイミング信号に同期した出力信号及び当該出力信号の信号幅を制御するパルス幅制御信号によって前記複数の走査信号線に走査信号を出力する走査信号線駆動回路と、予備充電制御信号により所定の期間内に前記複数のデータ信号線に予備充電電位を充電するための予備充電回路と、前記予備充電回路の供給する電位を安定化する予備充電電位安定手段と、前記各回路に制御信号を供給してその動作を制御する制御信号発生回路を備えた画像表示装置の駆動方法において、

前記予備充電電位安定手段として電荷保持手段と電流制御手段からなる予備充電電位安定回路を用い、前記表示部の画面の第1部分及び／又は第2部分に対応して設定された第1表示エリア及び／又は第2表示エリアに予備充電回路から入力された予備充電電位によって一定輝度で表示を行うに際して、一定期間、走査信号を停止させることを特徴とする駆動方法。

【請求項2】 前記走査信号を停止させるために、前記走査信号線駆動回路への走査開始信号の入力を一定期間、停止させることを特徴とする請求項1に記載の駆動方法。

【請求項3】 前記走査信号を停止させるために、前記走査信号線駆動回路への走査開始信号の入力と前記走査タイミング信号の入力を前記一定期間、停止させることを特徴とする請求項1に記載の駆動方法。

【請求項4】 前記走査信号を停止させるために、前記走査信号線駆動回路への走査タイミング信号の入力とパルス幅制御信号を前記一定期間、停止させることを特徴とする請求項1に記載の駆動方法。

【請求項5】 前記一定期間が前記予備充電電位安定回路を構成する電流制御手段と電荷保持手段の時定数以上であることを特徴とする請求項1～4のいずれかに記載の駆動方法。

【請求項6】 前記一定期間は前記予備充電電位が十分に安定するまでの時間以上であることを特徴とする請求項1～5のいずれかに記載の駆動方法。

【請求項7】 マトリクス状に配置された複数の画素と、前記画素の各列に配置された複数のデータ信号線および前記画素の各行に対応して配置された複数の走査信号線を有し、各走査信号線から供給される走査信号に対応して各データ信号線から各画素に映像信号を供給することにより画像を表示する表示部と、所定のタイミング

2

信号に同期して前記複数のデータ信号線に映像信号を出力するデータ信号線駆動回路と、走査開始信号、走査タイミング信号に同期した出力信号及び当該出力信号の信号幅を制御するパルス幅制御信号によって前記複数の走査信号線に走査信号を出力する走査信号線駆動回路と、予備充電制御信号により所定の期間内に前記複数のデータ信号線に予備充電電位を充電するための予備充電回路と、前記予備充電回路の供給する電位を安定化する予備充電電位安定手段と、前記各回路に制御信号を供給してその動作を制御する制御信号発生回路を備えた画像表示装置において、前記予備充電電位安定手段を電荷保持手段と電流制御手段とからなる予備充電電位安定回路で構成し、非整合画像表示モード時に、前記表示部の一部を、映像データを表示しない映像データ非表示エリアとして設定し、前記映像データ非表示エリアに予備充電回路から入力された予備充電電位によって一定輝度で表示を行うに際して、一定期間、走査信号を停止させる制御信号発生部を前記制御信号発生回路に設けたことを特徴とする画像表示装置。

【請求項8】 前記一定期間が前記予備充電電位安定回路を構成する電流制御手段と電荷保持手段の時定数以上である請求項7の装置。

【請求項9】 前記予備充電回路、データ信号線駆動回路、走査信号駆動回路及び各画素が同一基板上に形成されていることを特徴とする請求項7又は8に記載の画像表示装置。

【請求項10】 前記予備充電回路、データ信号線駆動回路、走査信号駆動回路及び各画素を構成するスイッチ素子が多結晶シリコン薄膜トランジスタからなることを特徴とする請求項7～9のいずれかに記載の画像表示装置。

【請求項11】 前記予備充電回路、データ信号線駆動回路、走査信号駆動回路及び各画素を構成する各スイッチ素子が600度以下のプロセス温度で製造されていることを特徴とする請求項7～10のいずれかに記載の画像表示装置。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は画像表示装置及びその駆動方法、特に、表示装置の画面のアスペクト比と整合しないアスペクト比の映像画像を表示させる非整合画像表示モードを有する画像表示装置の駆動方法及びその装置に関する。

【0002】

【従来の技術】近年、TV（テレビジョン）モニタや携帯情報端末等にアクティブマトリクス方式の液晶表示装置が頻繁に使用されるようになっており、表示される映像ソースも多様化し、表示すべき映像又は画像のアスペクト比と表示装置の画面のアスペクト比が整合しない場

50

(3)

3

合が多々ある。例えば、NTSC方式のTV映像の表示を主とした液晶表示装置で、MUSE方式等のハイビジョン放送をNTSC方式にコンバートして表示するといったケースがある他、ハイビジョンテレビ規格のTV映像の表示を主としたアスペクト比16:9の液晶表示装置でアスペクト比4:3のNTSC方式のTV映像を表示するケースもある。

【0003】一般に、表示装置の画面のアスペクト比と整合しないアスペクト比の映像又は画像を表示する場合（以下、非整合画像表示モードという）、例えば、画面アスペクト比4:3の液晶表示装置でアスペクト比16:9の映像ソースを表示する場合、液晶表示装置によって映し出される映像は、図15のように画面の上下に黒表示が行われたり、図16に示すように映像の左右がカットされたりすることになる。ところが、映像ソースの高さを画面の高さに合わせて表示する後者の場合には、カットされた映像に重要な情報が掲載されている場合が考えられるので、一般には、映像ソースの幅を画面の幅に合わせて表示する前者の方が広く使用されている。なお、以下、アスペクト比16:9の映像ソースを表示する場合のことをワイドモードと称し、アスペクト比4:3の映像ソースを表示する場合のことをノーマルモードと称す。

【0004】また、ビデオカムコーダ等にも液晶表示装置がよく使用されているが、その場合の表示画面もアスペクト比4:3のものが多く、ところが、近年、各家庭に据え置かれているTVは横長が主流になりつつあり、前記ビデオカムコーダで撮影された映像を横長TVに映し出した場合には、映像の上下がカットされる。そこで、それを防ぐために、前記ビデオカムコーダで撮影する際に、図15に示すように、予め前記ビデオカムコーダ側の液晶表示装置で映し出す場合には上下に黒表示を行い、横長TVに映し出す際に画面の上下がカットされることのないようにする手法も広く使用されている。

【0005】他方、ハイビジョンテレビ規格のTV映像の表示を主とした表示装置にアスペクト比4:3の映像を表示させる方式として、ノーマルモード時に画像全体を画面中央に表示させ、画面の左右に生じる余白部を黒色或いは任意の色でマスクする手法も提案されている。例えば、特開平7-20816号公報には、横長画面に行列配置された画素群と、各画素行に接続されたゲート線群と、該ゲート線群に接続された垂直駆動回路と、各画素列に接続されたデータ線群と、外部から画像信号を供給する信号線と、該信号線とデータ線群を接続するサンプリングスイッチ群と、該サンプリングスイッチ群の順次開閉動作を制御する水平シフトレジスタとを含み、横長画面の画素列はノーマル表示用の所定領域とワイドモード表示用の拡張領域に区分され、水平シフトレジスタは所定領域と拡張領域の画素列に対応する拡張段部に分割されており、ワイドモード時、前記水平シフトレジ

4

スタの所定段部と拡張段部を直列連結して一体化し、ノーマルモード時、水平シフトレジスタの拡張段部を切り離して前記サンプリングスイッチ群のうち前記所定領域に属するサンプリングスイッチのみを順次開閉動作させるようにしたアクティブマトリクス表示装置が提案されている。なお、この表示装置では、ノーマルモード時には、画面両端の拡張領域に属するデータ線にマスク手段により一定レベルの信号を供給し、拡張領域をマスク表示するようにし、ワイドモード時には画面全体を使用するようにしてある。

【0006】上述のような液晶表示装置のうち画面の上下に黒表示を行う従来の画像表示装置の一例として、アクティブマトリクス型液晶表示装置について説明する。この画像表示装置は、図11に示すように、画素アレイARY、走査信号線駆動回路GD、データ信号線駆動回路SD、予備充電回路PC及び制御信号発生回路CTLで構成されている。また、予備充電回路PCに入力される予備充電電位PCVを安定させるための予備充電電位安定手段として電流増幅器Bufferが予備充電回路PCの前段に設けられている。

【0007】前記画素アレイARYは、互いに交差する複数の走査信号線GLj(J=1~n)とデータ信号線SDLi(i=1~m)とを備えており、隣接する2本の走査信号線GLjと隣接するデータ信号線SDLiとで囲まれた部分に画素PIXがマトリクス状に設けられている。前記画素アレイARYで構成される表示部は、各走査信号線GLjから供給される走査信号に同期して、各データ信号線SDLiから各画素PIXに映像信号DATが書き込まれ画像を表示する。

【0008】画素PIXは、図12に示すように、スイッチ素子SW、液晶容量CL及び補助容量Csで構成されている。画素容量Cpは、液晶容量CLと補助容量Csの和である。データ信号線駆動回路SDはクロック信号CKS、データスタート信号SPS等のタイミング信号に同期して、アナログスイッチで入力された映像信号DATをサンプリングし、必要に応じて各データ信号線SDLiに書き込む働きをする。

【0009】走査信号線駆動回路GDは、クロック信号CKG、走査スタート信号SPG、パルス幅制御信号PWC等のタイミング信号に同期して、走査信号線GLjを順次選択し、画素PIX内にあるスイッチ素子SWの開閉を行うことによって、各データ信号線SDLiに書き込まれた映像信号DATを各画素PIXに書き込み、各画素PIX内の容量に書き込まれた映像信号DATを保持する。

【0010】予備充電回路PCは、予備充電制御信号PCCのタイミングに同期して入力された予備充電電位PCVをサンプリングして、各データ信号線SDLiに映像信号DATが書き込まれる前に、予備充電電位PCVを書き込む働きをする。以上の働きを繰り返し行うこと

50

(4)

5

によって、画素アレイARYに画像を表示することができる。

【0011】また、ワイドモードの画像を表示する際には、図15のように4:3の画面の上下位置に黒表示を行う。このとき、映像信号DATの垂直帰線期間に、予備充電電位PCVに映像信号DATの黒表示相当の信号電圧を付加し、予備充電回路PCからデータ信号線に供給する。一方、走査信号線駆動回路のクロック信号CKGは表示エリアでのクロック信号CKGの4倍の周波数で駆動し、これに伴い、パルス幅制御信号PWCも4倍の周波数で入力して、走査信号線を駆動する。予備充電回路PCからデータ信号線に供給された映像信号DATの黒表示相当の信号電圧を画素に書き込み黒表示エリアを形成する。

【0012】これらのタイミングチャートを図13及び図14に示す。図13及び図14において、データ信号線駆動回路SDのクロック信号CKS(図示せず)及びデータスタート信号SPSに同期して、映像信号DATが入力される。この例では水平ライン反転方式の駆動方法を採用しており、ワイドモード時に有効表示期間1Hのデータを間引くため、ゲートスキニングが停止されている部分があり、画面上ではライン毎に反転している。走査信号線 $GL_{2j-1}$ ( $j=1\sim(n/2-1)$ 、但し、 $n$ は偶数)に対応するラインには正極性の映像信号が、走査信号 $GL_{2j}$ に対応するラインには負極性の映像信号が書き込まれる。また、水平帰線期間において、予備充電制御信号PCCによって、データ信号線 $SDLi$ ( $i=1\sim m$ )に予備充電電位PCVが充電される。なお、予備充電電位PCVの極性は、次に書き込まれる映像信号DATと同極性である。

【0013】しかしながら、前記画像表示装置では、電流増幅器Bufferを設けることにより予備充電電位PCVを安定して供給できるが、電流増幅器Bufferによる消費電力が多くなるという問題があった。

【0014】この問題を解決する手段として、本出願人は、特願平11-300415号明細書にて、予備充電電位安定手段を受動素子(一例では電流抑制のための抵抗Rと電荷保持のための容量C)からなる予備充電電位安定回路で構成し、予備充電電位PCVの電位変動を防ぐと共に、消費電力の低減を図った画像表示装置を提案した。

【0015】

【発明が解決しようとする課題】前記画像表示装置は、予備充電電位安定手段を受動素子で構成しているため、予備充電電位PCVの電位変動を防ぎ予備充電電位安定回路による消費電力の低減を図ることができる利点はあるが、アスペクト比4:3の画像表示装置でアスペクト比16:9の映像を表示する従来の駆動方法を適用した場合、予備充電電位PCVにより電荷保持のための容量Cに十分に充電される前に走査信号が発生し、本来必要

6

な映像信号DATの黒表示相当の信号電圧に達していない電圧が画素に書き込まれ、画質劣化を起こすという問題があることが明らかとなった。この問題は、アスペクト比16:9の画像表示装置でアスペクト比4:3の映像を表示させる場合にも発生する。

【0016】従って、本発明は、同一基板上に一体的に形成された表示部とその駆動回路を有し、かつ、予備充電回路の前に予備充電電位安定手段を備えた画像表示装置において、予備充電電位安定手段として受動素子からなる予備充電電位安定回路を用いた場合でも、画質の低下をきたすことなく非整合画像表示モードを実現すると同時に、消費電力の低減化を図るようにすることを基本的課題とするものである。

【0017】

【課題を解決するための手段】本発明は、前記課題を解決するための手段として、予備充電電位PCVの変動を抑制するための予備充電電位安定手段として受動素子からなる予備充電電位安定回路を用い、非整合画像表示モード時、表示部の画面の一部に設定された映像データ非表示エリアに予備充電回路から入力された予備充電電位によって一定輝度で表示を行うに際して、一定期間、走査信号を停止させるようにしたものである。

【0018】より具体的には、本発明に係る画像表示装置の駆動方法は、マトリクス状に配置された複数の画素と、前記画素の各列に配置された複数のデータ信号線および前記画素の各行に対応して配置された複数の走査信号線を有し、各走査信号線から供給される走査信号に対応して各データ信号線から各画素に映像信号を供給することにより画像を表示する表示部と、所定のタイミング信号に同期して前記複数のデータ信号線に映像信号を出力するデータ信号線駆動回路と、走査開始信号、走査タイミング信号に同期した出力信号及び当該出力信号の信号幅を制御するパルス幅制御信号によって前記複数の走査信号線に走査信号を出力する走査信号線駆動回路と、予備充電制御信号により所定の期間内に前記複数のデータ信号線に予備充電電位を充電するための予備充電回路と、前記予備充電回路の前に予備充電電位を安定させる予備充電電位安定手段と、前記各回路に制御信号を供給してその動作を制御する制御信号発生回路を備えた画像表示装置の駆動方法において、前記予備充電電位安定手段として電荷保持手段と電流制御手段により構成された予備充電電位安定回路を用い、前記表示部の画面第1及び/又は第2部分に対応して設定された第1表示エリアと第2表示エリアとに予備充電回路から入力された予備充電電位によって一定輝度で表示を行うに際して、一定期間、走査信号を停止させることを特徴とするものである。

【0019】前記表示部の全画面のうち、非整合画像表示モード時、映像データ非表示エリアとしての領域は、画面の上部若しくは下部又は上下両方、或いは画面の左

(5)

7

部若しくは右部又は左右両方など任意に設定できる。通常、アスペクト比4:3の画面を有する表示装置の場合、非整合画像表示モード時の映像データ非表示エリアを、前記表示部の画面の上部及び／又は下部に設定するのが好ましい。この場合、走査信号駆動回路は画面の左部若しくは右部又は左右両方部分に配設される。また、アスペクト比16:9の画面を有する表示装置の場合、非整合画像表示モード時の映像データ非表示エリアを、前記表示部画面の左部及び／又は右部に設定するのが好ましい。この場合、走査信号駆動回路は画面の上部若しくは下部又は上下両方部分に配設される。

【0020】非整合画像表示モード時に、前記表示部の画面の一部に設定される映像データ非表示エリア、例えば、上部表示エリアと下部表示エリアに表示させる一定輝度は、必ずしも黒色に相当する輝度である必要はなく、暗青色、白色その他任意の色の明るさに相当する任意の輝度に設定することができる。

【0021】また、前記走査信号線駆動回路の駆動方式としては、後述の実施形態のように線順次駆動方式を採用しても良く、また、点順次駆動方式を採用しても良い。

【0022】好ましい実施形態においては、画面の上部及び下部を画面上部の黒表示エリアに予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位により黒表示をさせる際に、前記走査信号線駆動回路への走査開始信号の入力を一定期間、停止させることが行われる。また、他の実施形態においては、画面上部の黒表示エリアに予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位により黒表示をさせる際に、前記走査信号線駆動回路への走査開始信号の入力及び走査タイミング信号の入力を一定期間、停止させることが行われる。

【0023】前記走査信号を停止させる手段としては、種々の方法を採用できるが、前記走査開始信号の入力を一定期間、停止させても良く、また、前記走査開始信号の入力と共に前記走査タイミング信号の入力を一定期間、停止させても良い。更に、前記走査信号を停止させる手段として、前記走査タイミング信号の入力と前記パルス幅制御信号を前記一定期間、停止させるようにしてもよい。

【0024】他の実施形態においては、画面下部の黒表示エリアに予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位により黒表示をさせる際に、前記走査信号線駆動回路への走査タイミング信号の入力とパルス幅制御信号を一定期間、停止させることが行われる。

【0025】前記走査信号を停止させる一定期間は、前記予備充電電位安定回路を構成する電流制御手段と電荷保持手段の時定数以上に設定すれば良い。また、前記一定期間は前記予備充電電位が十分に安定するまでの時間

8

以上になっていればよい。

【0026】前記各回路及び各画素を構成するスイッチング素子は、単結晶シリコントランジスタでも、また、多結晶シリコン薄膜トランジスタでも構成できるが、後者を用いて予備充電回路、データ信号線駆動回路、走査信号駆動回路及び各画素を同一基板上に形成するのが好適である。これは、単結晶シリコンを用いて素子を製造すると、特性の優れたトランジスタが得られるが、表示面積の拡大が困難であり、場合によっては各駆動回路や画素を別々の基板上に形成し、各信号線で基板間を接続する必要があり、製造時に手間がかかるとともに、各信号線の容量が増大するという難点がある。これに対して、多結晶シリコン薄膜を用いて製造した多結晶シリコン薄膜トランジスタは、単結晶シリコントランジスタに比べて、例えば、移動度やしきい値などのトランジスタ特性において劣り、これを用いて各回路を構成すると各回路の駆動能力が低下してしまうという難点があるが、多結晶シリコン薄膜は、単結晶シリコンに比べて面積を拡大しやすい利点があり、スイッチング素子を多結晶シリコン薄膜トランジスタで構成することによって表示面積を容易に拡大でき、従って、各回路を同一基板上に形成することが可能となり、製造工数及び各信号線の容量の低減化を図ることができるからである。

【0027】この場合、前記予備充電回路、データ信号線駆動回路、走査信号駆動回路及び各画素を構成する各スイッチ素子が600度以下のプロセス温度で製造されていてもよい。各スイッチ素子が600度以下のプロセス温度で製造されることにより、各スイッチング素子を形成する基板として、安価な通常のガラス基板（歪み点が600度以下のガラス基板）を使用しても、歪み点以上のプロセスに起因する反りやたわみが発生しない。この結果、実装が容易で、さらに安価な基板で製造できるため、より表示面積の広い画像表示装置が実現できる。

【0028】従って、本発明は、多結晶シリコン薄膜トランジスタを用いて前記予備充電回路、データ信号線駆動回路、走査信号駆動回路及び各画素を同一基板上に形成してなる画像表示装置において、予備充電回路の前段に電荷保持手段と電流制御手段からなる予備充電電位安定回路を設け、非整合画像表示モード時に、前記表示部の画面の一部に設定される映像データを表示しない映像データ非表示エリアに、前記予備充電回路から入力された予備充電電位によって一定輝度で表示を行う際に、一定期間、走査信号を停止させる制御信号発生部を制御信号発生回路に設けたことを特徴とする表示装置をも提供するものである。

【0029】本発明によれば、予備充電電位安定手段として電荷保持手段と電流制御手段により構成された予備充電電位安定回路を用い、前記表示部の画面上部及び下部に設定された上部黒表示エリアと下部黒表示エリアとに予備充電回路から入力された予備充電電位によって黒

9

表示を行うに際して、一定期間、走査信号を停止させようにしたので、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから走査信号を供給され、画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑えることができる。

#### 【0030】

【発明の実施の形態】本発明は、アスペクト比4:3の画面にアスペクト比16:9の画像を表示するようにした画像表示装置及び、アスペクト比16:9の画面にアスペクト比4:3の画像を表示できるようにした画像表示装置のいずれにも適用できるが、説明の簡単化のため、実施形態として前者を例にあげて添付の図面を参照して説明する。図1は画像表示装置の構成例を示すブロック図である。本実施形態では、黒表示エリアが画面上部、下部にそれぞれ27本ある場合を例に挙げて述べている。なお、本実施形態では、画素PIXに書き込む映像信号DATが1水平期間ごとに極性が正負に切り替わる1H反転駆動という駆動方法を用いている。

#### 【0031】

【実施形態1】図1に示す前記画像表示装置は、データ信号線駆動回路SD、走査信号線駆動回路GD、画素アレイARY、制御信号発生回路CTL、予備充電回路PC及び予備充電電位安定回路STで構成され、画素アレイARYを構成する各画素PIXには、データ信号線SDLi (i=1~m) 及び走査信号線GLj (j=1~n) がそれぞれ接続されている。また、前記画素PIX、データ信号線駆動回路SD、走査信号線駆動回路GD及び予備充電回路PCは、後述するように同一基板SUB上に構成されている。

【0032】前記制御信号発生回路CTLは、図5に示すように、基準クロック(CLK)をカウントするカウンタCNTと、通常表示時のタイミング及びワイドモード時のタイミングがそれぞれ設定された複数対のコンパレータCPRと、複数のコンパレータ出力を選択するセクタSTを含み、色信号(R、G、B)、同期信号(Sync)、基準クロック信号(CLK)、ワイドモード選択信号等の各種信号を受け、ワイドモード表示時には図3に示すタイミングチャートに従って各制御信号を出力し、ワイドモード表示ではない場合、即ち、画像アスペクト比4:3の画面にアスペクト比4:3の映像を表示する通常表示時には、図4に示すタイミングチャートで各制御信号を出力する。前記制御信号発生回路CTLは、例えば、走査開始信号SPGに着目した場合、通常表示時のタイミングが設定されたコンパレータCPR\_A1とワイドモード時のタイミングが設定されたコンパレータCPR\_B1とが設けられており、外部からワイドモード選択信号が入力された時、セクタST1によりコンパレータCPR\_B1が選択され、通常表示の時

(6)

10

はセクタST1によりコンパレータCPR\_A1が選択され、図3又は図4に示すそれぞれのタイミングで走査開始信号SPGが制御される。他の各信号CKG、PWCも同様にして図示のタイミングで停止又は出力される。

【0033】前記走査信号線駆動回路GDは、図2に示すように、複数のフリップフロップF1~FnからなるシフトレジスタSRと、各フリップフロップF1~Fnの隣り合う出力の否定論理積をとる否定論理積素子NAND\_G1~NAND\_Gnと、それぞれの否定論理積素子NAND\_G1~NAND\_Gnの出力と走査信号のパルス幅を制御するために入力されるパルス幅制御信号PWCとの否定論理和をとるための否定論理和素子NOR\_G1~NOR\_Gnとで構成され、前記制御信号発生回路CTLから走査開始信号、走査タイミング信号に同期した順次出力信号及び当該順次出力信号の信号幅を制御するパルス幅制御信号を受けて各走査信号線GLjに走査信号を出力する。

【0034】また、前記予備充電電位安定回路STは、電流制御手段11と電荷保持手段12とで構成され、制御信号発生回路CTLから供給された予備充電電位PCVにより電荷保持手段12に充電し、映像信号DATの黒表示相当の信号電圧を出力する。本実施形態では、図5に示すように、電荷保持手段12はコンデンサCで構成され、電流制御手段11は消費電力を抑える目的のため、抵抗Rで構成されている。

【0035】前記電荷保持手段のコンデンサC(容量)の容量は、少なくとも全データ信号線SDLiの総容量よりも大きければ良い。つまり、予備充電制御信号PCVが作用している間、電荷保持手段12に蓄えられた電荷を供給するだけでよく、制御信号発生回路CTLから新たに電荷を供給することが必要なくなるので、電流量を抑制でき消費電力を抑えることができる。また、電流制御手段11である抵抗Rによって、制御信号発生回路CTLからの電流の流入(特に、突入電流)を抑え、制御信号発生回路CTLでの電圧変動を抑えることができる。

【0036】予備充電電位PCVが交流電位の場合、予備充電電位安定回路STを構成する電流制御手段11と電荷保持手段12は、予備充電制御信号PCCの周期内に、十分な電位に安定させる程度の最適値に設定されている。例えば、NTSC信号の場合、1水平期間(1H)は63.5μsであるので、その時間内に十分に電位を保持することが可能となる、即ち、予備充電制御信号PCCが作用するまでに電荷保持手段に十分に電荷を蓄えることができるように、コンデンサCおよび抵抗Rの値が設定されている。ここでは予備充電電位安定回路STにコンデンサCとして10nF、抵抗Rとして220Ωを用いている。このように構成することにより、予備充電制御信号PCCが作用するまでに電荷保持手段に十



(7)

11

分に電荷を蓄えることが可能となり、制御信号発生回路CTLから新たに電荷を供給することが必要なくなるので、電流量を抑制でき消費電力を抑えることができる。なお、前記の関係を満たすのであれば、予備充電電位安定回路STを構成する電流制御手段11と電荷保持手段12を他の電子素子を用いて構成しても良い。

【0037】次に、前記各構成部の働きについて図3のタイミングチャートとともに説明する。ワイドモードの場合、従来例でも述べたが、映像信号の垂直帰線期間内に予備充電回路PCから黒表示相当の電圧をデータ信号線SDLiに供給する。その際に、制御信号発生部CTLからの予備充電電位PCVは、水平期間の63.5μsの間に徐々に予備充電電位安定回路STのコンデンサCに電荷を充電する。予備充電電位安定回路STの出力電位APCVが映像信号の黒表示相当の電位に達した時、予備充電回路PCに予備充電制御信号PCCが作用し、全データ信号線SDLiに対しても同時に予備充電電位APCVを充電する。それと同時に、走査信号駆動回路GDへの走査開始信号SPGの供給を停止して走査信号を停止させた状態にする。このとき、データ信号線駆動回路SDには各制御信号SPS、CKSが供給されず停止した状態になっている。

【0038】次に、予備充電電位PCVが十分に安定したのち、走査信号線駆動回路GDに走査開始信号SPGが供給され、走査信号線駆動回路GDから各走査信号線GLjに走査信号が出力され、これにより各走査信号線GLjに接続された画素PIXを構成するスイッチ素子SWが開かれ、画素に予備充電回路PCから供給された黒表示相当の電圧を書きこむ。黒表示エリアの画素への書きこみを終わると今まで停止していたデータ信号線駆動回路GDに各制御信号SPSと映像信号DATが供給され、画像の表示が開始される。

【0039】画像表示を終えて映像信号DATの垂直帰線期間に入ると、画面下部の黒表示を開始する。このときのタイミングチャートを図6に示す。画面下部の場合、黒表示を行う画素PIXに接続された走査信号線GLj-26の一本前の走査信号線GLj-27の走査信号を生成した走査信号線駆動回路GD内のシフトレジスタSRを構成するフリップフロップFn-27の出力がフリップフロップFn-26に入力されているが、予備充電電位PCVにより予備充電電位安定回路STのコンデンサCに電荷が十分に充電されるまで、走査タイミング信号CKGを停止させている。

【0040】予備充電電位PCVが十分安定した後、再び走査信号線駆動回路GDに走査タイミング信号CKGを作用させ、走査信号線GLjに走査信号を出力し、順次、各走査信号線に接続された画素PIXを構成するスイッチ素子を開き、画素へ予備充電回路PCから供給された黒表示相当の電圧を書きこむ。

【0041】前記のように画面上部に設けられた上部黒

12

表示エリアと画面下部に設けられた下部黒表示エリアとに予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位によって黒表示を行うに際して、一定期間、走査信号を停止させることにより、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電でき、低消費電力化を目的とした予備充電電位安定回路STを備えた液晶表示装置においてもワイドモードの表示を良好に行うことができる。また、電流増幅回路を必要としないため、消費電力の増加を抑制することができる。

【0042】

【実施形態2】本実施形態2は、データ信号線駆動回路SD、走査信号線駆動回路GD、画素アレイARY、予備充電回路PC及び予備充電電位安定回路STの各構成は実施形態1と同じであるが、実施形態1と異なり、画面上部の黒表示を行う際に予備充電電位安定回路STで予備充電電位APCVが十分安定するまでの間、走査開始信号SPGだけでなく走査タイミング信号CKGをも一定期間停止させるようにしたものである。そのタイミングチャートを図7に示す。

【0043】これにより予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電でき、従って、ワイドモードの表示を良好に行うことができる。

【0044】

【実施形態3】本実施形態3は、データ信号線駆動回路SD、走査信号線駆動回路GD、画素アレイARY、予備充電回路PC及び予備充電電位安定回路STの各構成は実施形態1と同じであるが、制御信号発生回路CTLは、予備充電電位安定回路STで予備充電電位PCVが十分安定するまでの間、走査開始信号SPGや走査タイミング信号CKGを停止させる実施形態1、2と異なり、図8のタイミングチャートに示すように、走査開始信号SPGや走査タイミング信号CKGと共に、パルス幅制御信号PWCを停止させるようにしてある。

【0045】実施形態1で走査信号線駆動回路GDの動作について、そのタイミングチャートを図4に示したが、走査信号の出力はパルス幅制御信号PWCが作用しなければ出力されないため、本実施形態のようにパルス幅制御信号PWCを停止させることにより前記実施形態1、2と同様の効果が得られる。これにより、低消費電力化を目的とした予備充電電位安定回路STを備えた液晶表示装置においてもワイドモードの表示を良好に行うことができる。

【0046】以上は走査信号線を順次走査した場合について述べたが、本発明はこれに限定されるものではない

(8)

13

い。例えば、黒表示エリアに対応する複数の走査信号線を同時に走査しても良い。また、黒表示エリアに対応する全ての走査信号線を同時に走査しても良い。更に、同時に、上部黒表示エリアと下部黒表示エリアに対応する走査信号線を順次走査してもよい。このように行うことにより、垂直帰線期を有効に活用することができ、書き込み時間を確保できる。

【0047】

【画像表示装置の構成】次に、前記実施形態1、2、3で用いた画像表示装置の物理的構成について説明すると、この画像表示装置は、図1に示すように、画素PIX、データ信号線駆動回路SD、走査信号線駆動回路GD及び予備充電回路PCが同一基板SUB上に構成されたドライバモノリシック構造を有し、前記予備充電回路PC、データ信号線駆動回路SD及び走査信号線駆動回路GDは、画素アレイARYで構成される画面（表示部）とほぼ同じ長さの領域に広く分散してそれぞれ配置されている。また、制御信号発生回路CTLおよび予備充電電位安定回路STは外部に設けられ、信号線により各回路に接続されている。

【0048】各回路は、例えば、図9に示す多結晶シリコン薄膜トランジスタで構成されている。図示の多結晶シリコン薄膜トランジスタは、絶縁性基板1上の多結晶シリコン薄膜を活性層2とする順スタガー（トップゲート）構造のものであるが、本発明における多結晶シリコン薄膜トランジスタはこれに限定されるものではなく、逆スタガー構造等の他の構造のものであってもよい。

【0049】前記構造の多結晶シリコン薄膜トランジスタは、例えば、図10に示す工程（a）～（k）を含む製造方法により製造することができる。即ち、先ず

（a）に示すようにガラス等からなる絶縁性基板1を用意し、当該基板上に（b）に示すように非晶質シリコン薄膜（a-Si）を堆積する。次に、（c）に示すように、基板1上に堆積された膜にエキシマレーザを照射して、多結晶シリコン薄膜（poly-Si）を形成する。次に、（d）に示すように、この多結晶シリコン薄膜（poly-Si）を所望の形状にパターンニングする。次に、（e）に示すように、パターン化した多結晶シリコン薄膜2を覆うように二酸化シリコンからなるゲート絶縁膜3を形成する。さらに、（f）に示すように、薄膜トランジスタのゲート電極4をアルミニウム等で形成する。その後、（g、h）に示すように、不純物を注入しない部分にレジスト5を設けた後、薄膜トランジスタのソース・ドレイン領域に不純物（n型領域には燐イオンP<sup>-</sup>、p型領域にはホウ素イオンB<sup>-</sup>）を注入する。ソース・ドレイン領域は、それぞれソース電極6、ドレイン電極7となる。その後、（i）に示すように、二酸化シリコンまたは窒化シリコン等からなる層間絶縁膜8を堆積する。次に、（j）に示すように、層間絶縁膜8およびゲート絶縁膜3にコンタクトホール9を

14

開口する。最後に、（k）に示すように、アルミニウム等の金属配線10を形成する。なお、液晶表示装置では、さらに別の層間絶縁膜を介して、透過型液晶表示装置の場合は透明電極を、また、反射型液晶表示装置の場合は反射電極を形成することになる。

【0050】前記製造方法は、プロセスの最高温度がゲート絶縁膜形成時の600℃であるので、歪み点が600℃以下のガラス基板を使用しても、歪み点以上のプロセスに起因する反りやたわみが発生せず、絶縁性基板として高耐熱性ガラス（例えば、米国コーニング社の1737ガラス等）や歪み点が600℃以下の通常のガラス基板を使用できる。

【0051】

【発明の効果】以上の説明から明らかなように、本発明は、予備充電回路の前に予備充電電位安定手段を備えた画像表示装置の駆動方法において、電荷保持手段と電流制御手段により構成された予備充電電位安定手段を用い、画面上部に設けられた上部黒表示エリアと画面下部に設けられた下部黒表示エリアとに予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位によって黒表示を行うに際して、一定期間、走査信号を停止させるようにしたので、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから、画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑え、電流増幅回路を必要としないため、消費電力の増加を抑制することができる。

【0052】また本発明の画像表示装置の駆動方法において、画面上部の黒表示エリアに、予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位によって黒表示を行う際に、走査信号を停止させるために、走査開始信号の入力を上記一定期間停止させることにより、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから、画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑えることができる。また、電流増幅回路を必要としないため、消費電力の増加を抑制することができる。

【0053】また発明の画像表示装置の駆動方法において、画面上部の黒表示エリアに、予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位によって黒表示を行う際に、走査信号を停止させるために、走査開始信号の入力と走査タイミング信号の入力を一定期間停止させることにより、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから、画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示

(9)

15

装置の画質劣化を抑えることができる。また、電流増幅回路を必要としないため、消費電力の増加を抑制することができる。

【0054】また発明の画像表示装置の駆動方法において、画面下部の黒表示エリアに、予備充電回路から入力された映像信号の黒表示電位相当の電位を持つ予備充電電位によって黒表示を行う際に、走査信号を停止させるために、走査タイミング信号の入力とパルス幅制御信号を一定期間停止させることにより、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから、画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑えることができる。また、電流増幅回路を必要としないため、消費電力の増加を抑制することができる。

【0055】また発明の画像表示装置の駆動方法において、走査開始信号、走査タイミング信号、パルス幅制御信号を停止させる一定期間は予備充電電位安定回路を構成する電流制御手段と電荷保持手段の時定数以上にすることにより、映像信号の黒表示電位相当の電位を十分に予備充電電位安定回路の電荷保持手段に蓄えることができる。そのことにより、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから、画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑えることができる。また、電流増幅回路を必要としないため、消費電力の増加を抑制することができる。

【0056】また、発明の画像表示装置の駆動方法において、上記一定期間は前記予備充電電位が十分に安定するまでの時間以上にすることにより、映像信号の黒表示電位相当の電位を持つ予備充電電位が十分に予備充電電位安定回路の電荷保持手段に蓄えることができる。そのことにより、予備充電電位安定回路の電荷保持手段に十分に電荷を蓄え終えてから、画素へ黒表示電位相当の電位を充電でき、映像信号を表示するエリアでは、予備充電電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑えることができる。また、電流増幅回路を必要としないため、消費電力の増加を抑制することができる。

【0057】また、画像表示装置の予備充電回路PC、データ信号線駆動回路SD、走査信号線駆動回路GD及び画素PIXを構成するスイッチング素子を多結晶シリコン薄膜で形成することにより、各回路を概ね600℃以下で製造でき、従って、通常のガラス（歪み点が600℃以下のガラス）を基板として使用することができ、安価で大面積の画像表示装置を実現できる。

【0058】しかも、多結晶シリコン薄膜トランジスタを用いることによって、実用的な駆動能力を有する予備

16

充電回路PC、データ信号線駆動回路SD及び走査信号線駆動回路GDを画素PIXと同一基板SUB上にほぼ同一の製造工程で構成することができ、別々に構成して実装する場合に比べて駆動回路の製造コストや実装コストの低減を図ることができると共に、信頼性の向上を図ることができる。さらに、同一基板SUB上に容易に形成できるので、製造時の手間や各信号線の容量を削減できる。加えて、上記予備充電回路PC、走査信号線駆動回路GD、データ信号線駆動回路SDが使用されているので、回路規模の縮小による狭額緑化や消費電力の低減を実現できる。

【図面の簡単な説明】

【図1】 本発明に係る画像表示装置の構成例を示すブロック図

【図2】 本発明の実施形態1の画像表示装置におけるタイミングチャートを示す図

【図3】 本発明の画像表示装置の駆動方法に用いた走査信号線駆動回路の詳細図

【図4】 本発明の画像表示装置の駆動方法に用いた走査信号線駆動回路のノーマルモード時のタイミングチャートである。

【図5】 制御信号発生回路の要部及び予備充電電位安定回路の構成を示すブロック図

【図6】 実施形態1における画面下部の黒表示を行う場合のタイミングチャートを示す図

【図7】 本発明の実施形態2の画像表示装置におけるタイミングチャートを示す図

【図8】 本発明の実施形態3の画像表示装置におけるタイミングチャートを示す図

【図9】 本発明の画像表示装置を構成する多結晶シリコン薄膜トランジスタの構成を示す図

【図10】 多結晶シリコン薄膜トランジスタの製造工程を示す図

【図11】 従来例の画像表示装置の構成を示すブロック図

【図12】 画素PIXの構成を示す図

【図13】 従来例の画像表示装置における画面上部を黒表示する際の駆動波形を示す図

【図14】 従来例の画像表示装置における画面下部を黒表示する際の駆動波形を示す図

【図15】 画面上下部に黒表示を行い4:3のアスペクト比の画像表示装置に16:9の画像を表示した場合の図

【図16】 画面の左右部を削除し4:3のアスペクト比の画像表示装置に16:9の画像を表示した場合の図

【符号の説明】

ARY 画素アレイ

C コンデンサ

CKG、CKS クロック信号

CL 液晶容量

10

20

30

40

50

(10)

17

Cs 補助容量  
CTL 制御信号発生回路  
DAT 映像信号  
GD 走査信号線駆動回路  
GLj 走査信号線  
PC 予備充電回路  
PCC 予備充電制御信号  
PCV 予備充電電位  
PIX 画素  
R 抵抗


18

SD データ信号線駆動回路  
SDLi データ信号線  
SPG 走査開始信号  
SPS データスタート信号  
ST 予備充電電位安定回路  
SUB 同一基板  
SW スイッチ素子  
TA TB 間隔  
Vcom 対向電位

10


【図2】

【図15】




【図3】

【図16】




(11)

【図 1】




(12)


【図 4】



【図 5】




【図 6】




(13)

【図 7】




【図 8】




(14)


【图9】



【図 10】




【図 1 1】






(15)


【図12】



【図13】



【図14】



フロントページの続き

(51)Int. Cl. 7

識別記号

F I

テーマコード\* (参考)

G 0 9 G 3/36

G 0 9 G 3/36

H 0 4 N 5/66

H 0 4 N 5/66

B

(72)発明者 米田 裕

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(16)

Fターム(参考) 2H093 NA16 NA31 NA43 NC09 NC11  
NC90 ND39 ND60  
5C006 AA01 AA16 AC22 AF42 AF69  
BB16 BC13 BF03 BF11 FA47  
FA56  
5C058 AA08 BA22 BA26 BA35 BB06  
BB19 BB25  
5C080 AA10 BB05 DD03 DD26 EE29  
FF11 GG08 JJ02 JJ04 JJ06

**\* NOTICES \***

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**CLAIMS**

---

[Claim(s)]

[Claim 1] It has two or more scan signal lines arranged corresponding to each line of two or more pixels arranged in the shape of a matrix, and a two or more data signal lines arranged at each train of said pixel and said pixel. The display which displays an image by supplying a video signal to each pixel from each data signal line corresponding to the scan signal supplied from each scan signal line, The data signal line drive circuit which outputs a video signal to said two or more data signal lines synchronizing with a predetermined timing signal, The scan signal-line drive circuit which outputs a scan signal to said two or more scan signal lines with the pulse width control signal which controls the signal width of face of the output signal which synchronized with the scan start signal and the scan timing signal, and the output signal concerned, The reserve charge circuit for charging preliminary charge potential within a predetermined period with a preliminary charge control signal at said two or more data signal lines, In the drive approach of the image display device equipped with a preliminary charge potential stability means to stabilize the potential which said reserve charge circuit supplies, and the control signal generating circuit which supplies a control signal to said each circuit, and controls the actuation The preliminary charge potential stabilization circuit which consists of a charge maintenance means and a current control means as said preliminary charge potential stability means is used. The drive approach characterized by facing expressing as fixed brightness and stopping a fixed period and scan signal with the preliminary charge potential inputted into the 1st display area and/or the 2nd display area which were set up corresponding to a part for a part for part I of the screen of said display, and part II from the reserve charge circuit.

[Claim 2] The drive approach according to claim 1 which characterizes the scan start signal to said scan signal-line drive circuit as a fixed period, and is characterized by making it stop in order to stop said scan signal.

[Claim 3] The drive approach according to claim 1 which characterizes the input of the scan start signal to said scan signal-line drive circuit, and the input of said scan timing signal as said fixed period, and is characterized by making it stop in order to stop said scan signal.

[Claim 4] The drive approach according to claim 1 which characterizes the input and pulse width control signal of a scan timing signal to said scan signal-line drive circuit said fixed period, and is characterized by making it stop in order to stop said scan signal.

[Claim 5] The drive approach according to claim 1 to 4 characterized by being more than the time constant of the current control means and the charge maintenance means which said fixed period constitutes said preliminary charge potential stabilization circuit.

[Claim 6] Said fixed period is the drive approach given in any 1 of many \*\*\*\* 1-5 characterized by being beyond time amount until said preliminary charge potential is fully stabilized.

[Claim 7] It has two or more scan signal lines arranged corresponding to each line of two or more pixels arranged in the shape of a matrix, and a two or more data signal lines arranged at each train of said pixel and said pixel. The display which displays an image by supplying a video signal to each pixel from each data signal line corresponding to the scan signal supplied from each scan signal line, The data signal line

drive circuit which outputs a video signal to said two or more data signal lines synchronizing with a predetermined timing signal, The scan signal-line drive circuit which outputs a scan signal to said two or more scan signal lines with the pulse width control signal which controls the signal width of face of the output signal which synchronized with the scan start signal and the scan timing signal, and the output signal concerned, The reserve charge circuit for charging preliminary charge potential within a predetermined period with a preliminary charge control signal at said two or more data signal lines, In the image display device equipped with a preliminary charge potential stability means to stabilize the potential which said reserve charge circuit supplies, and the control signal generating circuit which supplies a control signal to said each circuit, and controls the actuation Said preliminary charge potential stability means is constituted from a preliminary charge potential stabilization circuit which consists of a charge maintenance means and a current control means. At the time of disconformity image display mode, said a part of display is set up as image data non-display area which does not display image data. The image display device characterized by preparing the control signal generating section which it faces [ section ] expressing as fixed brightness and stops a fixed period and scan signal with the preliminary charge potential inputted into said image data non-display area from the reserve charge circuit in said control signal generating circuit.

[Claim 8] Equipment of claim 7 which is more than the time constant of the current control means and the charge maintenance means which said fixed period constitutes said preliminary charge potential stabilization circuit.

[Claim 9] The image display device according to claim 7 or 8 characterized by forming said reserve charge circuit, a data signal line drive circuit, a scan signal drive circuit, and each pixel on the same substrate.

[Claim 10] The image display device according to claim 7 to 9 characterized by the switching device which constitutes said reserve charge circuit, a data signal line drive circuit, a scan signal drive circuit, and each pixel consisting of a polycrystalline silicon thin film transistor.

[Claim 11] The image display device according to claim 7 to 10 characterized by manufacturing each switching device which constitutes said reserve charge circuit, a data signal line drive circuit, a scan signal drive circuit, and each pixel at the process temperature of 600 or less degrees.

---

[Translation done.]

\* NOTICES \*

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to an image display device and its drive approach, the drive approach of the image display device which has the disconformity image display mode on which the image image of the aspect ratio of the screen of a display and the aspect ratio which is not adjusted is displayed especially, and its equipment.

[0002]

[Description of the Prior Art] In recent years, the image source with which the liquid crystal display of an active matrix is frequently used for the TV (television) MO 2 evening, a Personal Digital Assistant, etc., and is displayed on them also has plentifully the case where it is diversified and the aspect ratio of the image which should be displayed, or an image, and the aspect ratio of the screen of a display do not have consistency. For example, there is a case where high-definition television broadcasting, such as MUSE, is converted and displayed on NTSC system with the liquid crystal display mainly concerned with the display of TV image of NTSC system, and also there is a case which displays TV image of the NTSC system of an aspect ratio 4:3 with the liquid crystal display of the aspect ratio 16:9 mainly concerned with the display of TV image of high-definition television specification.

[0003] the image projected with a liquid crystal display when displaying the image or image of the aspect ratio of the screen of a display, and the aspect ratio which is not adjusted generally (for example, when displaying the image source of an aspect ratio 16:9 with the liquid crystal display of the screen aspect ratio 4:3) (henceforth disconformity image display mode) -- drawing 15 -- like -- a screen -- a black display will be performed up and down, or as shown in drawing 16, right and left of an image will be cut. However, in the case of the latter which displays the height of the image source according to the height of a screen, since the case where information important for the omitted image is carried can be considered, generally, the direction of the former which displays the width of face of the image source according to the width of face of a screen is used widely. In addition, the thing in the case of displaying the image source of an aspect ratio 16:9 is hereafter called the wide mode, and the thing in the case of displaying the image source of an aspect ratio 4:3 is called normal mode.

[0004] Moreover, although the liquid crystal display is often used for the video camcorder etc., the display screen in that case also has many things of an aspect ratio 4:3. However, when horizontal length projects on a wide screen television the image photoed with said video camcorder by becoming in use, as for TV currently deferred at each home, the upper and lower sides of an image are cut in recent years. Then, in order to prevent it, in projecting beforehand with the liquid crystal display by the side of said video camcorder as shown in drawing 15 in case a photograph is taken with said video camcorder, in case a black display is performed up and down and it projects on a wide screen television, the technique into which the upper and lower sides of a screen are made not to be cut is also used widely.

[0005] On the other hand, as a method which displays the image of an aspect ratio 4:3 on the display mainly concerned with the display of TV image of high-definition television specification, middle of the screen is made to display the whole image at the time of normal mode, and black or the technique of

carrying out a mask by the color of arbitration is also proposed in the margin section produced in right and left of a screen. For example, the pixel group by which matrix arrangement was carried out on the oblong screen at JP,7-20816,A, The gate track group connected to each pixel line, and the vertical-drive circuit connected to this gate track group, The data-line group connected to each pixel train, and the signal line which supplies a picture signal from the exterior, The sampling switch group which connects a data-line group with this signal line, and the level shift register which controls the sequential switching action of this sampling switch group are included. The pixel train of an oblong screen is classified into the predetermined field for the Normal display, and the extended partition for a wide mode display. The level shift register is divided into the extended step corresponding to the pixel train of a predetermined field and an extended partition. Carry out serial connection of the predetermined step and extended step of said level shift register at the time of the wide mode, and it unifies. The active-matrix display to which it was made to carry out the switching action only of the sampling switch which separates the extended step of a level shift register and belongs to said predetermined field among said sampling switch groups one by one is proposed at the time of normal mode. In addition, in this indicating equipment, at the time of normal mode, the signal of fixed level is supplied to the data line belonging to the extended partition of screen both ends with a mask means, it is made to indicate the extended partition by the mask, and the whole screen is used at the time of the wide mode.

[0006] An active matrix liquid crystal display is explained among the above liquid crystal displays as an example of the conventional image display device of a screen which performs a black display up and down. This image display device consists of the pixel array ARY, the scan signal-line drive circuit GD, a data signal line drive circuit SD, a reserve charge circuit PC, and a control signal generating circuit CTL, as shown in drawing 11. Moreover, the current amplifier Buffer is formed in the preceding paragraph of the reserve charge circuit PC as a preliminary charge potential stability means for stabilizing the preliminary charge potential PCV inputted into the reserve charge circuit PC.

[0007] Said pixel array ARY is equipped with two or more scan signal lines GLj ( $J=1-n$ ) and the data signal line SDLi ( $i=1-m$ ) which cross mutually, and Pixel PIX is formed in the part surrounded by the data signal line SDLi which adjoins two adjoining scan signal lines GLj in the shape of a matrix. Synchronizing with the scan signal supplied from each scan signal line GLj, a video signal DAT is written in each pixel PIX from each data signal line SDLi, and the display which consists of said pixel arrays ARY displays an image.

[0008] Pixel PIX consists of switching device SW, liquid crystal capacity CL, and auxiliary capacity Cs, as shown in drawing 12. The pixel capacity Cp is the sum of the liquid crystal capacity CL and the auxiliary capacity Cs. The data signal line drive circuit SD samples the video signal DAT inputted with the analog switch synchronizing with timing signals, such as clock signal CKS and data start signal SPS, and serves to write in each data signal line SDLi if needed.

[0009] The scan signal-line drive circuit GD holds the video signal DAT which wrote the video signal DAT written in each data signal line SDLi in each pixel PIX, and was written in the capacity in each pixel PIX by making sequential selection of the scan signal line GLj, and opening and closing the switching device SW in Pixel PIX synchronizing with timing signals, such as clock signal CKG, scan start signal SPG, and the pulse width control signal PWC.

[0010] The reserve charge circuit PC serves to write in the preliminary charge potential PCV, before sampling the preliminary charge potential PCV inputted synchronizing with the timing of the preliminary charge control signal PCC and writing a video signal DAT in each data signal line SDLi. By repeating the above work and performing it, an image can be displayed on the pixel array ARY.

[0011] Moreover, in case the image in the wide mode is displayed, a black display is performed in the vertical location of the screen of 4:3 like drawing 15. At this time, the signal level of a black display of a video signal DAT is added to the preliminary charge potential PCV, and a data signal line is supplied from the reserve charge circuit PC at the vertical-retrace-line period of a video signal DAT. On the other hand, the clock signal CKG of a scan signal-line drive circuit is driven with the clock signal CKG 4 times the frequency of display area, in connection with this, inputs the pulse width control signal PWC by one 4 times the frequency of this, and drives a scan signal line. The signal level of a black display of

the video signal DAT supplied to the data signal line from the reserve charge circuit PC is written in a pixel, and black display area is formed.

[0012] These timing charts are shown in drawing 13 and drawing 14. In drawing 13 and drawing 14, a video signal DAT is inputted synchronizing with the clock signal CKS (not shown) and data start signal SPS of the data signal line drive circuit SD. In this example, the drive approach of a level Rhine reversal method is adopted, and effective at the time of the wide mode -- since the data of display period 1H are thinned out, there is a part by which gate scanning is stopped and it is reversed for every Rhine on a screen. The video signal of negative polarity is written in Rhine corresponding to scan signal-line GL2j-1 ( $j=15-(n/2-14)$ , however  $n$  are even number) in Rhine corresponding to scan signal GL2j in the video signal of straight polarity. Moreover, in a horizontal blanking interval, the preliminary charge potential PCV is charged by the data signal line SDLi ( $i=1-m$ ) with the preliminary charge control signal PCC. In addition, the polarity of the preliminary charge potential PCV is the video signal DAT and like-pole nature which are written in a degree.

[0013] However, although it was stabilized and the preliminary charge potential PCV could be supplied by forming a current amplifier Buffer in said image display device, there was a problem that the power consumption by the current amplifier Buffer increased.

[0014] As a means to solve this problem, these people proposed the image display device aiming at reduction of power consumption while they constituted the preliminary charge potential stability means from a preliminary charge potential stabilization circuit which consists of a passive element (the resistance R for current control with an example, and capacity C for charge maintenance) and prevented potential fluctuation of the preliminary charge potential PCV on the Japanese-Patent-Application-No. No. 300415 [ 11 to ] specifications.

[0015]

[Problem(s) to be Solved by the Invention] Although there is an advantage which can prevent potential fluctuation of the preliminary charge potential PCV, and can aim at reduction of the power consumption by the preliminary charge potential stabilization circuit since said image display device constitutes the preliminary charge potential stability means from a passive element When the conventional drive approach which displays the image of an aspect ratio 16:9 with the image display device of an aspect ratio 4:3 is applied, Before the capacity C for charge maintenance fully charged with the preliminary charge potential PCV, the scan signal occurred, the electrical potential difference which has not reached the signal level of a black display of the video signal DAT required originally was written in the pixel, and it became clear that there is a problem of causing image quality degradation. This problem is generated also when displaying the image of an aspect ratio 4:3 with the image display device of an aspect ratio 16:9.

[0016] Therefore, this invention is set to the image display device which has the display formed in one on the same substrate, and its drive circuit, and was equipped with the preliminary charge potential stability means in front of the reserve charge circuit. Let it be a fundamental technical problem to attain reduction-ization of power consumption at the same time you realize disconformity image display mode, without causing deterioration of image quality, even when the preliminary charge potential stabilization circuit which consists of a passive element as a preliminary charge potential stability means is used.

[0017]

[Means for Solving the Problem] The preliminary charge potential stabilization circuit which consists of a passive element as said The means for solving a technical problem as a preliminary charge potential stability means for controlling fluctuation of the preliminary charge potential PCV is used for this invention. It faces expressing as fixed brightness and is made to stop a fixed period and scan signal with the preliminary charge potential inputted into the image data non-display area set to some screens of a display from the reserve charge circuit at the time of disconformity image display mode.

[0018] The drive approach of the image display device concerning this invention more specifically It has two or more scan signal lines arranged corresponding to each line of two or more pixels arranged in the shape of a matrix, and a two or more data signal lines arranged at each train of said pixel and said pixel. The display which displays an image by supplying a video signal to each pixel from each data signal

line corresponding to the scan signal supplied from each scan signal line, The data signal line drive circuit which outputs a video signal to said two or more data signal lines synchronizing with a predetermined timing signal, The scan signal-line drive circuit which outputs a scan signal to said two or more scan signal lines with the pulse width control signal which controls the signal width of face of the output signal which synchronized with the scan start signal and the scan timing signal, and the output signal concerned, The reserve charge circuit for charging preliminary charge potential within a predetermined period with a preliminary charge control signal at said two or more data signal lines, In the drive approach of the image display device equipped with the preliminary charge potential stability means which stabilizes preliminary charge potential in front of said reserve charge circuit, and the control signal generating circuit which supplies a control signal to said each circuit, and controls the actuation The preliminary charge potential stabilization circuit constituted by the charge maintenance means and the current control means as said preliminary charge potential stability means is used. It is characterized by facing expressing as fixed brightness and stopping a fixed period and scan signal with the preliminary charge potential inputted into the 1st display area set up corresponding to a part for Screen 1st of said display, and/or part II, and the 2nd display area from the reserve charge circuit.

[0019] The field as image data non-display area can be set as arbitration, such as both a left part of both the upper part of a screen, the lower part, the upper and lower sides, or a screen, right part, or right and left, among the full screens of said display at the time of disconformity image display mode. Usually, in the case of the indicating equipment which has the screen of an aspect ratio 4:3, it is desirable to set the image data non-display area at the time of disconformity image display mode to the upper part and/or the lower part of a screen of said display. in this case, a scan signal drive circuit -- both the left part of a screen, the right part, or right and left -- it is arranged by the part. Moreover, in the case of the indicating equipment which has the screen of an aspect ratio 16:9, it is desirable to set the image data non-display area at the time of disconformity image display mode as the left part and/or right part of said display screen. in this case, a scan signal drive circuit -- both the upper part of a screen, the lower part, or the upper and lower sides -- it is arranged by the part.

[0020] The fixed brightness which the image data non-display area set to some screens of said display, for example, up display area and lower display area, is made to display at the time of disconformity image display mode does not necessarily need to be brightness which corresponds black, and can be set as the brightness of the arbitration equivalent to the brightness of dark blue and the color of white and other arbitration.

[0021] moreover -- as the drive method of said scan signal-line drive circuit -- the below-mentioned operation gestalt -- like -- a line sequential drive method -- you may adopt -- moreover, a dot order -- a drive [ degree ] method may be adopted.

[0022] In case it indicates by black with preliminary charge potential with the potential of black display potential of the video signal into which the upper part and the lower part of a screen were inputted from the reserve charge circuit in the black display area of the screen upper part, a fixed period and making it stop have a scan start signal to said scan signal-line drive circuit inputted in a desirable operation gestalt. Moreover, in other operation gestalten, in case it indicates by black with preliminary charge potential with the potential of black display potential of the video signal inputted into the black display area of the screen upper part from the reserve charge circuit, a fixed period and making it stop are performed in the input of the scan start signal to said scan signal-line drive circuit, and the input of a scan timing signal.

[0023] As a means to stop said scan signal, although various approaches are employable, the input of said scan start signal may be stopped between 1 commuter's tickets, and the input of said scan timing signal may be stopped between 1 commuter's tickets with the input of said scan start signal.

Furthermore, you may make it stop the input and said pulse width control signal of said scan timing signal between said 1 commuter's tickets as a means to stop said scan signal.

[0024] In other operation gestalten, in case it indicates by black with preliminary charge potential with the potential of black display potential of the video signal inputted into the black display area of a bottom of screen from the reserve charge circuit, a fixed period and making it stop are performed in the input and pulse width control signal of a scan timing signal to said scan signal-line drive circuit.



[0025] What is necessary is just to set up a fixed period which stops said scan signal more than the time constant of the current control means which constitutes said preliminary charge potential stabilization circuit, and a charge maintenance means. Moreover, said fixed period has just become beyond time amount until said preliminary charge potential is fully stabilized.

[0026] Although the switching element which constitutes said each circuit and each pixel can be constituted also from a single crystal silicon transistor or a polycrystalline silicon thin film transistor, it is suitable for it to form a reserve charge circuit, a data signal line drive circuit, a scan signal drive circuit, and each pixel on the same substrate using the latter. If a component is manufactured using single crystal silicon, the transistor which was excellent in the property will be obtained, but this has the difficulty that the capacity of each signal line increases while expansion of a screen product is difficult, and needs to form each drive circuit and a pixel on a separate substrate depending on the case, and it needs to connect between substrates with each signal line and requires time and effort at the time of manufacture. On the other hand, the polycrystalline silicon thin film transistor manufactured using the polycrystalline silicon thin film Although there is a difficulty that the drive capacity of each circuit will decline when it is inferior in transistor characteristics, such as mobility and a threshold, and each circuit is constituted [ a single crystal silicon transistor ] using this A polycrystalline silicon thin film has the advantage to which it is easy to expand area compared with single crystal silicon. It is because it becomes possible to be able to expand a screen product easily, therefore to form each circuit on the same substrate by constituting a switching element from a polycrystalline silicon thin film transistor and reduction-ization of a manufacture man day and the capacity of each signal line can be attained.

[0027] In this case, each switching device which constitutes said reserve charge circuit, a data signal line drive circuit, a scan signal drive circuit, and each pixel may be manufactured at the process temperature of 600 or less degrees. Even if it uses the cheap usual glass substrate (a point [ distortion ] is the glass substrate of 600 or less degrees) as a substrate which forms each switching element by manufacturing each switching device at the process temperature of 600 or less degrees, the curvature or deflection resulting from the process beyond a point [ distortion ] do not occur. Consequently, mounting is easy, and since it can manufacture with a still cheaper substrate, an image display device with a more large screen product is realizable.

[0028] Therefore, this invention is set to the image display device which comes to form said reserve charge circuit, a data signal line drive circuit, a scan signal drive circuit, and each pixel on the same substrate using a polycrystalline silicon thin film transistor. The preliminary charge potential stabilization circuit which becomes the preceding paragraph of a reserve charge circuit from a charge maintenance means and a current control means is prepared. It faces expressing as fixed brightness with the preliminary charge potential inputted into the image data non-display area which does not display the image data set to some screens of said display at the time of disconformity image display mode from said reserve charge circuit. The display characterized by preparing the control signal generating section which stops a fixed period and scan signal in a control signal generating circuit is also offered.

[0029] According to this invention, the preliminary charge potential stabilization circuit constituted by the charge maintenance means and the current control means as a preliminary charge potential stability means is used. Since it carried out for facing that the preliminary charge potential inputted into the up black display area and lower black display area which were set to the screen upper part and the lower part of said display from the reserve charge circuit performs a black display, and stopping a fixed period and scan signal In the area which a scan signal is supplied since it fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit, and can charge the potential of black display potential to a pixel, and displays a video signal Fluctuation of preliminary charge potential is controlled, desired potential can be charged now at a data signal line, and image quality degradation of an image display device can be suppressed.

[0030]

[Embodiment of the Invention] Although this invention is applicable to both the image display device which displayed the image of an aspect ratio 16:9 on the screen of an aspect ratio 4:3, and the image display device which enabled it to display the image of an aspect ratio 4:3 on the screen of an aspect

ratio 16:9, for simplification of explanation, it mentions the former as an example as an operation gestalt, and explains it with reference to an attached drawing. Drawing 1 is the block diagram showing the example of a configuration of an image display device. This operation gestalt has mentioned and described the case where there is 27 black display area in the screen upper part and the lower part, respectively to the example. In addition, with this operation gestalt, the drive approach of 1H reversal drive from which the video signal DAT written in Pixel PIX changes for every 1 level period, and a polarity changes to positive/negative is used.

[0031]

[Operation gestalt 1] The data signal line  $SDL_i$  ( $i=1-m$ ) and the scan signal line  $GL_j$  ( $j=1-n$ ) are connected to each pixel PIX which said image display device shown in drawing 1 consists of the data signal line drive circuit SD, the scan signal-line drive circuit GD, the pixel array ARY, a control signal generating circuit CTL, a reserve charge circuit PC, and a preliminary charge potential stabilization circuit ST, and constitutes the pixel array ARY, respectively. Moreover, said pixel PIX, the data signal line drive circuit SD, the scan signal-line drive circuit GD, and the reserve charge circuit PC are constituted on the same substrate SUB so that it may mention later.

[0032] The counter CNT with which said control signal generating circuit CTL counts a reference clock (CLK) as shown in drawing 5, Usually, two or more pairs of comparators CPR with which the timing at the time of a display and the timing at the time of the wide mode were set up, respectively, the selector ST which chooses two or more comparator outputs -- containing -- a chrominance signal (R --) Various signals, such as G, B, a synchronizing signal (Sync), a reference clock signal (CLK), and a wide mode selection signal, are received. At the time of a wide mode display, each control signal is outputted according to the timing chart shown in drawing 3. When it is not a wide mode display, at the time of a display, each control signal is usually outputted by the timing chart which displays the image of an aspect ratio 4:3 on the screen of the image aspect ratio 4:3 and which is shown in drawing 4. Said control signal generating circuit CTL For example, when its attention is paid to the scan start signal SPG, Usually, comparator CPR\_A1 to which the timing at the time of a display was set, and comparator CPR\_B1 to which the timing at the time of the wide mode was set are formed. When a wide mode selection signal is inputted from the exterior, comparator CPR\_B1 is chosen by the selector ST 1. Usually, at the time of a display, comparator CPR\_A1 is chosen by the selector ST 1, and the scan start signal SPG is controlled by each timing shown in drawing 3 or drawing 4. Each of other signals CKG and PWC are similarly stopped or outputted to the timing of illustration.

[0033] The shift register SR which consists of two or more flip-flops F1-Fn as said scan signal-line drive circuit GD is shown in drawing 2 NOT-AND-element NAND\_G1 which takes the nonconjunction of the output which each flip-flops F1-Fn adjoin - NAND\_Gn, It consists of NOT-OR-element NOR\_G1 for taking a nondisjunction with the pulse width control signal PWC inputted in order to control the output of each NOT-AND-element NAND\_G1 - NAND\_Gn, and the pulse width of a scan signal - NOR\_Gn. In response to the pulse width control signal which controls the signal width of face of the sequential output signal which synchronized with the scan start signal and the scan timing signal, and the sequential output signal concerned, a scan signal is outputted to each scan signal line  $GL_j$  from said control signal generating circuit CTL.

[0034] Moreover, said preliminary charge potential stabilization circuit ST consists of a current control means 11 and a charge maintenance means 12, charges the charge maintenance means 12 with the preliminary charge potential PCV supplied from the control signal generating circuit CTL, and outputs the signal level of a black display of a video signal DAT. With this operation gestalt, as shown in drawing 5  $R > 5$ , the charge maintenance means 12 is constituted by Capacitor C, and the current control means 11 consists of resistance R for the purpose which stops power consumption.

[0035] The capacity of the capacitor C of said charge maintenance means (capacity) should be just larger than the total capacity of all the data signal lines  $SDL_i$  at least. That is, since it becomes unnecessary to newly supply a charge from the control signal generating circuit CTL that what is necessary is just to supply the charge stored in the charge maintenance means 12 while the preliminary charge control signal PCC is acting, the amount of currents can be controlled and power consumption

can be stopped. Moreover, by the resistance R which is the current control means 11, the inflow (especially rush current) of the current from the control signal generating circuit CTL can be suppressed, and the voltage variation in the control signal generating circuit CTL can be stopped.

[0036] When the preliminary charge potential PCV is alternating current potential, the current control means 11 and the charge maintenance means 12 of constituting the preliminary charge potential stabilization circuit ST are set as the optimum value of extent which stabilizes potential sufficient in the period of the preliminary charge control signal PCC. For example, since 1 level period (1H) is 63.5 microseconds in the case of an NTSC signal, Capacitor C and the value of Resistance R are set up so that a charge can fully be stored in a charge maintenance means, by the time it becomes possible to fully hold potential, namely, the preliminary charge control signal PCC acts in the time amount. Here, 220 ohms is used for the preliminary charge potential stabilization circuit ST as 10nF(s) and resistance R as a capacitor C. Thus, since it becomes unnecessary to become possible to fully store a charge in a charge maintenance means by the time the preliminary charge control signal PCC acts by constituting, and to newly supply a charge from the control signal generating circuit CTL, the amount of currents can be controlled and power consumption can be stopped. In addition, as long as it fills the aforementioned relation, the current control means 11 and the charge maintenance means 12 of constituting the preliminary charge potential stabilization circuit ST may be constituted using other electronic devices.

[0037] Next, work of said each configuration section is explained with the timing chart of drawing 3. In the case of the wide mode, the conventional example also described, but the electrical potential difference of a black display is supplied to the data signal line SDLi from the reserve charge circuit PC within the vertical-retrace-line period of a video signal. In that case, the preliminary charge potential PCV from the control signal generating section CTL charges a charge gradually among 63.5 microseconds of a level period at the capacitor C of the preliminary charge potential stabilization circuit ST. When the output potential APCV of the preliminary charge potential stabilization circuit ST reaches the potential of a black display of a video signal, the preliminary charge control signal PCC acts on the reserve charge circuit PC, and the preliminary charge potential APCV is charged also to all the data signal lines SDLi at coincidence. It changes into the condition of having suspended supply of the scan start signal SPG in the scan signal drive circuit GD to it and coincidence, and having made them stopping a scan signal. At this time, each control signals SPS and CKS were not supplied to the data signal line drive circuit SD, but will be stopped.

[0038] Next, after the preliminary charge potential PCV is fully stabilized, the scan start signal SPG is supplied to the scan signal-line drive circuit GD, a scan signal is outputted to each scan signal line GLj from the scan signal-line drive circuit GD, the switching device SW which constitutes the pixel PIX connected to each scan signal line GLj by this is opened, and the electrical potential difference of the black display supplied to the pixel from the reserve charge circuit PC is written in. After finishing the writing to the pixel of black display area, each control signal SPS and a video signal DAT are supplied to the data signal line drive circuit GD stopped until now, and the display of an image is started.

[0039] If image display is finished and it enters at the vertical-retrace-line period of a video signal DAT, the black display of a bottom of screen will be started. The timing chart at this time is shown in drawing 6. Although the output of flip-flop Fn-27 which constitute the shift register SR in the scan signal-line GLj-scan signal-line drive circuit GD in front of [ of scan signal-line GLj-26 which were connected to the pixel PIX which performs a black display in the case of the bottom of screen ] one which generated the scan signal of 27 is inputted into flip-flop Fn-26, a scan timing signal CKG is stopping until a charge is fully charged by the capacitor C of the preliminary charge potential stabilization circuit ST with the preliminary charge potential PCV.

[0040] After the preliminary charge potential PCV is stabilized enough, the scan timing signal CKG is made to act on the scan signal-line drive circuit GD again, a scan signal is outputted to the scan signal line GLj, the switching device which constitutes the pixel PIX connected to each scan signal line one by one is opened, and the electrical potential difference of the black display supplied to the pixel from the reserve charge circuit PC is written in.

[0041] It faces that the preliminary charge potential which has the potential of black display potential of

the video signal inputted from the reserve charge circuit in the up black display area established in the screen upper part as mentioned above and the lower black display area established in the bottom of screen performs a black display. Since it fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit by stopping a fixed period and scan signal, the potential of black display potential can be charged to a pixel. In the area which displays a video signal, fluctuation of preliminary charge potential can be controlled, desired potential can be charged at a data signal line, and the wide mode can be displayed good also in the liquid crystal display equipped with the preliminary charge potential stabilization circuit ST aiming at low-power-izing. Moreover, since a current amplification circuit is not needed, the increment in power consumption can be controlled.

[0042]

[Operation gestalt 2] Although each configuration of the data signal line drive circuit SD, the scan signal-line drive circuit GD, the pixel array ARY, the reserve charge circuit PC, and the preliminary charge potential stabilization circuit ST is the same as the operation gestalt 1, this operation gestalt 2 It is made to carry out a fixed period halt not only of the scan start signal SPG but the scan timing signal CKG until the preliminary charge potential APCV is stabilized enough in the preliminary charge potential stabilization circuit ST unlike the operation gestalt 1, in case the black display of the screen upper part is performed. The timing chart is shown in drawing 7.

[0043] Since this fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit, the potential of black display potential can be charged to a pixel, fluctuation of preliminary charge potential can be controlled in the area which displays a video signal, and desired potential can be charged at a data signal line, therefore the wide mode can be displayed good.

[0044]

[Operation gestalt 3] Although each configuration of the data signal line drive circuit SD, the scan signal-line drive circuit GD, the pixel array ARY, the reserve charge circuit PC, and the preliminary charge potential stabilization circuit ST is the same as the operation gestalt 1, this operation gestalt 3 Until the preliminary charge potential PCV is enough stabilized by the control signal generating circuit CTL in the preliminary charge potential stabilization circuit ST As shown in the timing chart of drawing 8, it is made to have stopped the pulse width control signal PWC with the scan start signal SPG and the scan timing signal CKG unlike the operation gestalten 1 and 2 which stop the scan start signal SPG and the scan timing signal CKG.

[0045] Although the operation gestalt 1 showed the timing chart to drawing 4 about actuation of the scan signal-line drive circuit GD, since the output of a scan signal is not outputted if the pulse width control signal PWC does not act, the same effectiveness as said operation gestalten 1 and 2 is acquired by stopping the pulse width control signal PWC like this operation gestalt. Thereby, also in the liquid crystal display equipped with the preliminary charge potential stabilization circuit ST aiming at low-power-izing, the wide mode can be displayed good.

[0046] Although the above described the case where a scan signal line was scanned sequentially, this invention is not limited to this. For example, two or more scan signal lines corresponding to black display area may be scanned to coincidence. Moreover, all the scan signal lines corresponding to black display area may be scanned to coincidence. Furthermore, the scan signal line corresponding to up black display area and lower black display area may be sequentially scanned to coincidence. Thus, by carrying out, a vertical-retrace-line term can be utilized effectively and write-in time amount can be secured.

[0047]

[The configuration of an image display device] When the physical configuration of the image display device used with said operation gestalten 1, 2, and 3 is explained, next, this image display device As shown in drawing 1, it has the driver monolithic structure where Pixel PIX, the data signal line drive circuit SD, the scan signal-line drive circuit GD, and the reserve charge circuit PC were constituted on the same substrate SUB. It distributes widely to the field of the almost same die length as the screen (display) which consists of pixel arrays ARY, and said reserve charge circuit PC, the data signal line drive circuit SD, and the scan signal-line drive circuit GD are arranged to it, respectively. Moreover, the

control signal generating circuit CTL and the preliminary charge potential stabilization circuit ST are formed outside, and are connected to each circuit by the signal line.

[0048] Each circuit consists of polycrystalline silicon thin film transistors shown in drawing 9.

Although the polycrystalline silicon thin film transistor of illustration is the thing of the order stagger (top gate) structure which makes the polycrystalline silicon thin film on the insulating substrate 1 a barrier layer 2, the polycrystalline silicon thin film transistor in this invention may not be limited to this, and may be the thing of other structures, such as reverse stagger structure.

[0049] The polycrystalline silicon thin film transistor of said structure can be manufactured by the manufacture approach containing for example, process (a) - (k) shown in drawing 10. That is, as first shown in (a), the insulating substrate 1 which consists of glass etc. is prepared, and on the substrate concerned, as shown in (b), an amorphous silicon thin film (a-Si) is deposited. Next, as shown in (c), excimer laser is irradiated at the film deposited on the substrate 1, and a polycrystalline silicon thin film (poly-Si) is formed. Next, as shown in (d), patterning of this polycrystalline silicon thin film (poly-Si) is carried out to a desired configuration. Next, as shown in (e), the gate dielectric film 3 which consists of diacid-ized silicon so that the patternized polycrystalline silicon thin film 2 may be covered is formed. Furthermore, as shown in (f), the gate electrode 4 of a thin film transistor is formed with aluminum etc. Then, as shown in (g, h), after forming a resist 5 in the part which does not pour in an impurity, an impurity (n mold field phosphorus ion P- and p mold field boron ion B-) is poured into the source drain field of a thin film transistor. A source drain field serves as the source electrode 6 and the drain electrode 7, respectively. Then, as shown in (i), the interlayer insulation film 8 which consists of diacid-ized silicon or silicon nitride is deposited. Next, as shown in (j), opening of the contact hole 9 is carried out to an interlayer insulation film 8 and gate dielectric film 3. Finally, as shown in (k), the metal wiring 10 of aluminum etc. is formed. In addition, in a liquid crystal display, through still more nearly another interlayer insulation film, in the case of a transparency mold liquid crystal display, a transparent electrode will be formed, and, in the case of a reflective mold liquid crystal display, a reflector will be formed.

[0050] The curvature or deflection to which said manufacture approach originates in the process beyond a point [ distortion ] even if a point [ distortion ] uses a glass substrate 600 degrees C or less, since the maximum temperature of a process is 600 degrees C at the time of gate-dielectric-film formation do not occur, but high heat resisting glass (for example, 1737 glass of U.S. Corning, Inc. etc.) and a point [ distortion ] can use the usual glass substrate 600 degrees C or less as an insulating substrate.

[0051]

[Effect of the Invention] In the drive approach of an image display device that this invention was equipped with the preliminary charge potential stability means in front of the reserve charge circuit so that clearly from the above explanation The preliminary charge potential stability means constituted by the charge maintenance means and the current control means is used. It faces that the preliminary charge potential which has the potential of black display potential of the video signal inputted from the reserve charge circuit in the up black display area established in the screen upper part and the lower black display area established in the bottom of screen performs a black display. Since it was made to stop a fixed period and scan signal and fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit In the area which can charge the potential of black display potential to a pixel, and displays a video signal Fluctuation of preliminary charge potential is controlled, and since desired potential can be charged now at a data signal line, image quality degradation of an image display device is suppressed and a current amplification circuit is not needed, the increment in power consumption can be controlled.

[0052] Moreover, in case the preliminary charge potential which has the potential of black display potential of the video signal inputted from the reserve charge circuit in the black display area of the screen upper part in the drive approach of the image display device of this invention performs a black display, in order to stop a scan signal Since it fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit by stopping the input of a scan start signal between top Norikazu commuter's tickets The potential of black display potential can be charged to a

pixel, fluctuation of preliminary charge potential is controlled, desired potential can be charged now at a data signal line, and image quality degradation of an image display device can be suppressed in the area which displays a video signal. Moreover, since a current amplification circuit is not needed, the increment in power consumption can be controlled.

[0053] Moreover, in case the \*\*\*\* charge potential which has the potential of black display potential of the video signal inputted from the reserve charge circuit in the black display area of the screen upper part in the drive approach of the image display device invention performs a black display, in order to stop a scan signal By carrying out a fixed period halt of the input of a \*\*\*\* start signal, and the input of a scan timing signal Since it fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit, in the area which can charge the potential of black display potential to a pixel, and displays a video signal Fluctuation of preliminary charge potential is controlled, desired potential can be charged now at a data signal line, and image quality degradation of an image display device can be suppressed. Moreover, since a current amplification circuit is not needed, the increment in power consumption can be controlled.

[0054] Moreover, in case the preliminary charge potential which has the potential of black display potential of the video signal inputted from the reserve charge circuit in the black display area of a bottom of screen in the drive approach of the image display device invention performs a black display, in order to stop a scan signal By carrying out a fixed period halt of the input and pulse width control signal of a scan timing signal Since it fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit, in the area which can charge the potential of black display potential to a pixel, and displays a video signal Fluctuation of preliminary charge potential is controlled, desired potential can be charged now at a data signal line, and image quality degradation of an image display device can be suppressed. Moreover, since a current amplification circuit is not needed, the increment in power consumption can be controlled.

[0055] Moreover, in the drive approach of the image display device invention, a fixed period which stops a scan start signal, a scan timing signal, and a pulse width control signal can fully store the potential of black display potential of a video signal in the charge maintenance means of a preliminary charge potential stabilization circuit by carrying out more than the time constant of the current control means which constitutes a preliminary charge potential stabilization circuit, and a charge maintenance means. By that, since it fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit, the potential of pixel HE black display potential can be charged, fluctuation of preliminary charge potential is controlled, desired potential can be charged now at a data signal line, and image quality degradation of an image display device can be suppressed in the area which displays a video signal. Moreover, since a current amplification circuit is not needed, the increment in power consumption can be controlled.

[0056] Moreover, in the drive approach of the image display device invention, preliminary charge potential with the potential of black display potential of a video signal can fully store the above-mentioned fixed period in the charge maintenance means of a preliminary charge potential stabilization circuit by carrying out beyond time amount until said preliminary charge potential is fully stabilized. By that, since it fully finishes storing a charge in the charge maintenance means of a preliminary charge potential stabilization circuit, the potential of black display potential can be charged to a pixel, fluctuation of preliminary charge potential is controlled, desired potential can be charged now at a data signal line, and image quality degradation of image display \*\*\*\* can be suppressed in the area which displays a video signal. Moreover, since a current amplification circuit is not needed, the increment in power consumption can be controlled.

[0057] Moreover, by forming the switching element which constitutes the reserve charge circuit PC, the data signal line drive circuit SD, the scan signal-line drive circuit GD, and Pixel PIX of an image display device with a polycrystalline silicon thin film, each circuit can be manufactured in general below 600 degrees C, therefore usual glass (a point [ distortion ] is glass 600 degrees C or less) can be used as a substrate, it is cheap and the image display device of a large area can be realized.

[0058] And while being able to aim at reduction of the manufacturing cost of a drive circuit, or

mounting cost compared with the case where can constitute the reserve charge circuit PC which has practical drive capacity by using a polycrystalline silicon thin film transistor, the data signal line drive circuit SD, and the scan signal-line drive circuit GD from almost same production process, constitute them separately, and they are mounted on the same substrate SUB as Pixel PIX, improvement in dependability can be aimed at. Furthermore, since it can form easily on the same substrate SUB, the time and effort at the time of manufacture and the capacity of each signal line are reducible. In addition, since the above-mentioned reserve charge circuit PC, the scan signal-line drive circuit GD, and the data signal line drive circuit SD are used, the amount tree planting of \*\* by contraction of a circuit scale and reduction of power consumption are realizable.

---

[Translation done.]

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**